आगामी चिपसेट: MediaTek Dimensity 9500 इस दिन होगा लॉन्च, कंपनी ने लॉन्च डेट की पुष्टि की
डिजिटल डेस्क, नई दिल्ली। मीडियाटेक ने मंगलवार को अगली पीढ़ी के डाइमेंशन फ्लैगशिप SoC, जो मीडियाटेक डाइमेंशन 9500 होने की उम्मीद है, के लॉन्च की तिथि की घोषणा की। कंपनी ने यह भी पुष्टि की है कि उसने TSMC की 2nm निर्माण प्रक्रिया का उपयोग करके अपनी फ्लैगशिप चिप का डिज़ाइन और परीक्षण चरण पूरा कर लिया है, जो वर्तमान में सबसे उन्नत सेमीकंडक्टर तकनीकों में से एक है। इससे मीडियाटेक, TSMC की 2nm प्रक्रिया का उपयोग करने वाली पहली कंपनियों में से एक बन गई है, और इस चिप का बड़े पैमाने पर उत्पादन 2026 के अंत तक शुरू होने की उम्मीद है।
वीबो पर एक पोस्ट में, मीडियाटेक ने पुष्टि की है कि अगली पीढ़ी का फ्लैगशिप चिपसेट, जो मीडियाटेक डाइमेंशन 9500 SoC होने की उम्मीद है, 22 सितंबर को स्थानीय समयानुसार दोपहर 2 बजे (भारतीय समयानुसार शाम 4:30 बजे) लॉन्च होगा। कंपनी ने आगामी चिप के बारे में कोई अन्य जानकारी नहीं दी।
आगामी मीडियाटेक डाइमेंशन 9500 में कथित तौर पर 1+3+4 CPU लेआउट होगा, जिसमें 4.21GHz पर चलने वाला एक ट्रैविस कोर, 3.5GHz पर तीन ऑल्टो कोर और 2.7GHz पर चार गेलस कोर शामिल होंगे। ट्रैविस और ऑल्टो, आर्म की नवीनतम X9 श्रृंखला का हिस्सा हैं, जबकि गेलस उन्नत A7 श्रृंखला से आता है।
मीडियाटेक की आगामी डाइमेंशन 9500 चिप में माली-जी1 अल्ट्रा एमसी12 जीपीयू हो सकता है, जिसकी दक्षता 40 प्रतिशत अधिक होगी और रे ट्रेसिंग भी बेहतर होगी, जिससे रे-ट्रेस्ड गेमिंग 100fps से भी ज़्यादा हो जाएगी। इसके अतिरिक्त, इसमें 16MB L3 कैश, 10MB SLC, SME इंस्ट्रक्शन सपोर्ट, 100 TOPS AI परफॉर्मेंस वाला NPU 9.0, 10,667Mbps पर LPDDR5x मेमोरी और तेज़ डेटा ट्रांसफर के लिए UFS 4.1 स्टोरेज सपोर्ट शामिल हो सकता है।
वीवो X300 सीरीज़ और ओप्पो फाइंड X9 लाइनअप, मीडियाटेक डाइमेंशन 9500 SoC के साथ लॉन्च होने वाले पहले कुछ हैंडसेट्स में शामिल हो सकते हैं। कंपनी ने एक प्रेस विज्ञप्ति में बताया कि मीडियाटेक ने उन्नत N2P प्रक्रिया का उपयोग करके एक चिप बनाने के लिए TSMC के साथ मिलकर काम किया है। दावा किया जा रहा है कि यह मोबाइल, कंप्यूटिंग, ऑटोमोटिव और डेटा सेंटर के लिए उच्च-प्रदर्शन, ऊर्जा-कुशल चिप्स पर केंद्रित है।
TSMC की 2nm N2P प्रक्रिया नैनोशीट ट्रांजिस्टर डिज़ाइन वाली पहली प्रक्रिया है। इसका बड़े पैमाने पर उत्पादन 2026 के अंत में शुरू होगा और इसे मीडियाटेक डाइमेंशन 9600 SoC के साथ लॉन्च किया जा सकता है। दावा किया जा रहा है कि यह समान पावर पर 18 प्रतिशत तक बेहतर परफॉर्मेंस, समान गति पर 36 प्रतिशत तक कम पावर और N3E प्रक्रिया की तुलना में 1.2 गुना अधिक लॉजिक डेंसिटी प्रदान करेगी।
